D'un point de vue étudiant, je suppose que des outils GRATUITS et open source seront utiles. Voici quelques listes d'outils que je connais et qui seraient utiles
- www.edaplayground.com - Disponible GRATUITEMENT pour simuler des conceptions et des testbenches basés sur SystemVerilog. Prend également en charge la méthodologie complète de vérification UVM. Vous pouvez l'utiliser pour réaliser des projets ou des travaux pratiques afin d'apprendre à modéliser des conceptions en HDL et à les vérifier à l'aide de bancs d'essai. L'interface Web dispose également d'un visualiseur de formes d'onde qui peut être utilisé pour visualiser les formes d'onde. Vous pouvez également l'utiliser pour partager du code avec d'autres personnes.
- https://easyeda.com/ - Faites la simulation de circuits, la conception de PCB, la conception de circuits électroniques en ligne gratuitement
- https://systemvision.com/ Concevoir et simuler des conceptions complètes analogiques, numériques et de signaux mixtes gratuitement
- https://www.ischematics.com/ Capture et simulation de schémas de circuits pour le mobile et le Web.
- http://www.edautils.com/ - Utilitaires EDA pour la traduction RTL, analyseurs syntaxiques, intégration etc
- Magic VLSI - Outil de disposition VLSI
- Simulation de conception et modèles de dispositifs - LTSpice qui est un outil de simulation spice populaire qui peut être téléchargé
Et en tant qu'étudiant vous devez certainement être sur Github ( Build software better, together ) où beaucoup de code de conception ou de logiciels sont téléchargés gratuitement et est un premier endroit que vous pourriez vouloir rechercher dans n'importe quel besoin.
Edit 1 : Cette nouvelle année a également entendu parler de Yosys Open SYnthesis Suite - un outil de synthèse ouvert supportant Verilog
.