MIPS est une architecture à jeu d'instructions RISC (reduced instruction set computing) développée par plusieurs chercheurs de Stanford au milieu des années 1980. À l'origine, le nom était un acronyme pour Microprocessor without Interlocked Pipeline Stages (microprocesseur sans étapes de pipeline verrouillées), mais les verrouillages entre étapes de pipeline ont finalement été réintroduits, probablement pour des raisons de performance, car d'autres processeurs sont devenus plus avancés. La décision de fabriquer un processeur sans étapes de pipeline interverrouillées était basée sur les performances et la simplicité de conception. Avec les verrouillages, des opérations telles que la division d'un nombre entier, qui prend beaucoup de temps, obligeraient les autres phases du pipeline à attendre que l'unité d'exécution ait terminé la division. Cela va à l'encontre de l'objectif du pipelining, car cela entraîne l'inactivité de certaines parties du processeur. Réduire toutes les phases à un cycle d'horloge supprime le ralenti (cependant, cela pourrait forcer l'horloge à être plus lente).
MIPS suit le pipeline RISC classique à 5 étapes : Instruction Fetch (IF), Instruction Decode/Operand Fetch (ID), Execute (EX), Memory Access (MEM), et Write Back (WB). MIPS est une architecture load-store, ce qui signifie que pour faire de l'arithmétique sur des données, les valeurs doivent être explicitement lues en mémoire avec une instruction load spéciale et écrites en mémoire avec une instruction store ; les instructions arithmétiques n'opèrent que sur les registres.
À mon avis, MIPS est une architecture vraiment géniale si vous souhaitez apprendre à connaître les ISA, l'architecture des ordinateurs et l'organisation des ordinateurs, car elle est directe et simple, sans pour autant supprimer des fonctionnalités importantes.
L'architecture MIPS est un système de gestion de l'information.