(image de capture de forme d'onde)
Quels sont les critères du meilleur ?
- Stabilité de l'outil, compilation, elab, simulation et visualisation de forme d'onde.
- Qualité des messages d'erreur : à quel point ils sont utiles.
- Toujours en ligne avec le LRM ou non (manuel de référence du langage, définissant les règles de syntaxe correctes).
- Fonctionnalités de débogage et de traçage des objets HDL.
- Sortie de format de forme d'onde supportée, comme VCD.
- Niveaux d'optimisation et augmentation des bogues possibles liés aux niveaux.
- Utilisation de la mémoire, du processeur et du disque pour les simulations RTL ainsi que pour les simulations de niveau porte rétro-annotées.
- Interface avec les langages étrangers, combien de langages pris en charge et leurs besoins en licences associés.
Vendeurs d'AED
Synopsys, Mentor, Cadence et Aldec sont ceux qui me viennent à l'esprit actuellement. Les outils qu'ils proposent sont chers. Le développement d'ASIC est coûteux et le besoin d'outils et de support de qualité rend le coût des licences pour les outils EDA abordable. Pour les FPGA, les outils gratuits des fournisseurs de FPGA comprennent des simulateurs, mais on en a toujours pour son argent. Il est toujours possible d'obtenir une version payante des outils FPGA, mais les performances sont inférieures à celles des outils EDA pour ASIC. L'utilisation d'un outil EDA de synthèse pour ASIC avec des bibliothèques FPGA fait un travail nettement meilleur que la synthèse FPGA intégrée, de sorte que le simulateur aura des performances similaires, sinon tout le monde achèterait les outils FPGA moins chers pour faire leur travail ASIC, pour ainsi dire.
Il existe des simulateurs open source pour VHDL et Verilog également.
Espace Quora : Accélérateurs HW mangeant l'IA (plus de 8K professionnels suivant mon espace).
Mon blog sur Quora : Blog System On Chip